Siêu chip: Khi thiết kế bán dẫn mở rộng theo chiều ngang và chiều dọc

Ngành bán dẫn đang chuyển hướng: thay vì chỉ đua nhau làm bóng bán dẫn nhỏ hơn, các kỹ sư đang tạo ra những khối xử lý lớn hơn, ghép các thành phần riêng lẻ lại gần nhau hơn để đạt tốc độ và khả năng xử lý mới. Kết quả là các bộ vi xử lý không còn giống những mảnh silicon nhỏ bé truyền thống mà tiến dần tới những “siêu chip” — tập hợp nhiều mảnh chip kết nối chặt chẽ, đôi khi xếp chồng theo chiều dọc.

Xu hướng này xuất phát từ nhu cầu: ứng dụng hiện đại đòi hỏi nhiều lõi xử lý, băng thông nội bộ lớn và khả năng chuyên nhiệm cao hơn. Đồng thời, tiến trình thu nhỏ bóng bán dẫn đang gặp rào cản kỹ thuật khiến việc tiếp tục thu nhỏ không còn là con đường duy nhất để tăng hiệu năng. Vì vậy các nhà thiết kế chọn tối ưu cách các khối chip giao tiếp với nhau — giảm khoảng cách, tăng số kết nối vật lý giữa các thành phần và tận dụng đóng gói 3D để rút ngắn thời gian truyền dữ liệu.

Các kỹ sư bán dẫn đang tìm cách chồng chất các vi mạch này lên nhau.

Tại sao ‘lớn hơn’ lại là lựa chọn hợp lý?

Thu nhỏ liên tục bóng bán dẫn từng là công thức quen thuộc để tăng hiệu năng và giảm năng lượng tiêu thụ. Tuy nhiên khi việc thu nhỏ trở nên khó khăn về mặt vật lý và chi phí, giảm độ trễ giao tiếp giữa các phần tử trong hệ thống trở thành yếu tố quyết định. Khi các chip được đặt gần nhau hoặc xếp chồng, tín hiệu không còn phải đi qua những đường truyền dài, nên tốc độ và hiệu quả năng lượng được cải thiện.

Một vấn đề thực tế là phần lớn diện tích và điện năng của một vi xử lý thông thường được dùng cho việc truyền dữ liệu giữa các phần tử, không chỉ cho phép tính toán. Do đó tối ưu kết nối nội bộ mang lại lợi ích lớn: giảm độ trễ, tăng băng thông và cải thiện hiệu quả tổng thể.

Đóng gói 3D và vai trò của ‘chiplet’

Đóng gói chip — bước đưa những tấm silicon vào vỏ và nối chúng với bo mạch — ngày càng trở thành một công đoạn thiết kế chiến lược chứ không đơn thuần là khâu phụ. Kỹ thuật đóng gói 3D cho phép chồng các tấm silicon lên nhau, hoặc đặt các chiplet cạnh nhau trên cùng một thể tích, tạo ra liên kết trực tiếp hơn giữa các khối chức năng: bộ nhớ, logic xử lý, I/O, v.v.

Khái niệm chiplet xuất hiện như một giải pháp thực tế: thay vì chế tạo một tấm silicon khổng lồ, nhà sản xuất có thể thiết kế các khối chức năng độc lập (chiplet) tối ưu cho từng nhiệm vụ và ghép chúng lại. Kết nối giữa các chiplet thường sử dụng giao diện silicon-to-silicon để đạt băng thông cao và độ trễ thấp hơn so với bus truyền thống.

Chip M1 Ultra của Apple, về cơ bản là 2 chip M1 Max ghép lại với nhau để gia tăng hiệu năng.

Ví dụ thực tế: từ chip nhớ đến bộ xử lý đồ họa

Trong lĩnh vực bộ nhớ, chồng lớp đã trở thành tiêu chuẩn: các sản phẩm nhớ nhiều lớp như chip nhớ 232 lớp của Micron thể hiện khả năng tích hợp dọc, tăng mật độ lưu trữ trên cùng diện tích. Tư duy tương tự mở rộng sang CPU, GPU và các bộ tăng tốc AI.

Một ví dụ tiêu biểu cho cách tiếp cận ghép các chiplet là bộ xử lý đồ họa có nhiều chiplet được ghép lại với tổng diện tích và số bóng bán dẫn lớn. Tính chất này giúp tạo ra con chip có tổng diện tích khoảng 3.100 mm2 chứa tới 100 tỷ bóng bán dẫn — so sánh với CPU laptop điển hình khoảng 150 mm2 và ~1,5 tỷ bóng bán dẫn — cho thấy sự khác biệt cả về quy mô lẫn khả năng xử lý.

Các hãng sản xuất lớn như AMD, Intel và Apple đều đã ứng dụng kỹ thuật ghép hoặc nối các chip nhỏ thành một khối lớn hơn để phục vụ máy chơi game, máy trạm và hệ thống máy chủ. Việc ghép này đôi khi thực hiện bằng cách liên kết hai hoặc nhiều chip cùng loại, như trường hợp ghép hai chip để tạo bộ xử lý hiệu năng cao hơn.

Chuỗi công nghiệp và nỗ lực tiêu chuẩn hóa

Sự phát triển của chiplet không chỉ là thách thức về kỹ thuật mà còn là bài toán về hệ sinh thái. Nếu các chiplet của nhà sản xuất A không tương thích với nhà sản xuất B, lợi ích của mô hình lắp ghép sẽ bị hạn chế. Đó là lý do các doanh nghiệp công nghệ cùng nhau hướng tới tiêu chuẩn chung để khuyến khích mô hình mua bán và ghép chiplet dễ dàng hơn.

Một liên doanh công nghiệp đã tập hợp nhiều bên trong chuỗi cung ứng bán dẫn để xây dựng một tiêu chuẩn kết nối chiplet mở, với mục tiêu cho phép các công ty kết hợp chiplet từ nhiều nguồn khác nhau. Dù vậy vẫn tồn tại tranh luận về tính khả thi khi phải dung hòa lợi ích của nhiều bên khác nhau.

Hệ thống N3XT, ý tưởng về việc đóng gói chip nhớ và chip xử lý theo dạng 3D từng được TSMC trình bày vào năm 2019

Ai đang thúc đẩy xu hướng này?

Nhiều tác nhân cùng kéo xu hướng này đi nhanh: nhà sản xuất dịch vụ đám mây, hãng công nghệ làm xe tự lái, nhóm phát triển AI và doanh nghiệp muốn kiểm soát tốt hơn phần cứng cho hệ sinh thái của mình. Họ cần bộ xử lý có khả năng tính toán lớn, độ trễ thấp và cấu hình tùy chỉnh — yếu tố mà chiplet và đóng gói 3D có thể đáp ứng.

Các công ty phần mềm mô phỏng và thiết kế cũng chứng kiến nhu cầu tăng mạnh để hỗ trợ mô hình chiplet. Một công ty cung cấp phần mềm mô phỏng cho biết số dự án liên quan tới chiplet xếp chồng đã tăng lên gấp nhiều lần so với vài năm trước, phản ánh sự gia tăng đầu tư và thử nghiệm trong ngành.

Thách thức kỹ thuật và ứng dụng tương lai

Dù tiềm năng lớn, con đường phổ biến hoàn toàn cho siêu chip vẫn còn nhiều thử thách. Đóng gói độ chính xác cao ở cấp nanomet, quản lý nhiệt trong cấu trúc chồng lớp, đảm bảo độ tin cậy và sửa lỗi khi một thành phần lỗi — tất cả đều là bài toán kỹ thuật khó. Việc tạo ra giao diện tiêu chuẩn giữa các chiplet cũng đòi hỏi thỏa hiệp về hiệu suất và chi phí.

Tuy nhiên, nếu các vấn đề được giải quyết, mô hình này có thể mở rộng từ siêu máy tính đến thiết bị tiêu dùng: chiplet có thể kết hợp lại để tạo ra bộ xử lý chuyên dụng cho AI, vi điều khiển cho thiết bị đeo, hoặc các thành phần dẻo thích ứng với bề mặt cong. Thậm chí ý tưởng kết nối chiplet bằng mạch điện dẻo cho thấy khả năng tích hợp vào các thiết bị dạng vải hoặc cánh máy bay.

Chíp nhớ 232 lớp của Micron.

Lưu ý khi đánh giá ‘siêu chip’

Khi theo dõi xu hướng này, người đọc nên cân nhắc một số điểm: hiệu năng thực tế phụ thuộc vào cách các chiplet được tối ưu cho nhiệm vụ; chi phí sản xuất và bảo trì có thể cao hơn ban đầu; và tiêu chuẩn mở hay độc quyền sẽ quyết định liệu thị trường có thực sự phát triển đa dạng hay chỉ do vài tay chơi lớn kiểm soát.

Cuối cùng, dù định luật Moore không còn là con đường duy nhất để tăng hiệu năng, kết hợp các cải tiến trong đóng gói, kiến trúc chiplet và phương pháp sản xuất vẫn hứa hẹn tiếp tục đẩy lùi các giới hạn của công nghệ bán dẫn.

Công nghệ chồng chip 3D Foveros được Intel mang đến trong thế hệ chip Intel Lakefield

Kết luận: chuẩn bị cho một hệ sinh thái mới

Thiết kế bán dẫn đang chuyển từ cuộc đua thu nhỏ sang cuộc chơi ghép nối và tối ưu kết nối. Các “siêu chip” — tập hợp chiplet được đóng gói khéo léo — có thể là chìa khóa giúp ngành tiếp tục tăng hiệu năng mà không lệ thuộc hoàn toàn vào tiến trình quang khắc nhỏ hơn. Tuy còn nhiều thách thức, hướng đi này đang thay đổi cách các công ty thiết kế, sản xuất và hợp tác trong chuỗi giá trị bán dẫn.

Nếu bạn quan tâm tới cách những khối silicon lớn được hình thành và ảnh hưởng của chúng tới thiết bị hàng ngày, đây là lúc theo dõi tiến trình tiêu chuẩn hóa, các giải pháp đóng gói và những ví dụ ứng dụng thực tế từ các nhà sản xuất lớn.

Thiết kế chiplet mã nguồn mở tiêu chuẩn phiên bản 1.0 của UCIe

Để tiếp nối nội dung và mở rộng góc nhìn, bạn có thể đọc thêm về các công nghệ và phát kiến có liên quan dưới đây.

Để tìm hiểu sâu hơn về thiết kế turbin gió quy mô lớn và vai trò của tuabin trong dự án ngoài khơi, bạn có thể tham khảo bài viết phân tích Haliade‑X 13 MW và ứng dụng ngoài khơi — nội dung cung cấp góc nhìn kỹ thuật về tuabin 13 MW, hiệu suất và các thách thức trong triển khai dự án ngoài khơi.

Nếu bạn quan tâm tới các phát minh công nghệ có thể thay đổi cuộc sống, hãy xem bài 6 phát minh 2022 có thể thay đổi cuộc sống để nắm bắt các đổi mới từ in 3D đến vật liệu và giải pháp giảm đảo nhiệt đô thị.

Với hứng thú khám phá vũ trụ và những khám phá sớm nhất, bài viết khám phá thiên hà cổ Massie và bình minh vũ trụ mô tả dữ liệu thiên văn gần đây và ý nghĩa của việc phát hiện những thiên hà xa xưa đối với hiểu biết về vũ trụ ban sơ.